

CORRIGE

Ces éléments de correction n'ont qu'une valeur indicative. Ils ne peuvent en aucun cas engager la responsabilité des autorités académiques, chaque jury est souverain.

SYSTEME DE CONTROLE D'ACCES

1^{ère} partie Epreuve technologique

Cette épreuve comporte deux études :

- étude fonctionnelle
- étude structurelle

Documents autorisés :

- dossier élève (pages 1 à 29) sans annotation

Calculatrice autorisée

CORRIGE

Groupement inter académique IIA		session 2003
Durée : 3 heures	EP1 : Etude technologique	Coef : 3
BEP Métiers de l'électronique		

30476-1

ETUDE FONCTIONNELLE (30 points)

1) - SYSTEME DE CONTROLE D'ACCES

- (2) 1 a - Citer plusieurs solutions permettant d'effectuer la tâche de surveillance dans un système de contrôle d'accès.

La tâche de surveillance est réalisée soit par une personne soit par des caméras vidéos reliées à un centre de surveillance.

- (1) 1 b - Citer plusieurs tâches de gestion pouvant être associées à un système de contrôle d'accès.

- Calcul du temps de travail
 - autorisation d'entrée
 - Décompte d'une somme d'argent correspondant à un repas.

(8) 2) - ALGORIGRAMME D'ACCES A UN REPAS

Compéter l'algorithme correspondant à l'algorigramme allant de « Ouverture du restaurant » à « Fermeture du restaurant ».

Ouverture du restaurant

Répéter

Si "un client"

si "Client retardataire"

intervention du surveillant

FIN Si

Insertion de la carte

si "code autorisé"

libération du bras

Tant que « délai non écoulé et piéton pas passé »

Passage du piéton

Fin tant que

Blocage du bras

SINON

Alarme

FIN Si

FIN Si

Jusqu'à "heure de fermeture"

Fermeture du restaurant

(2)

3) - ROLE DES ELEMENTS DU SYSTEME

Donner le rôle des éléments à caractère technique de ce système.

- *Tournequet trijode* : autorise ou non le passage du piéton en fonction de l'information reçue du lecteur de badge. Il contrôle aussi la rotation du bras.
- *L'afficheur* : informe le cuisinier sur le nombre de personnes qui ont accédé au restaurant.
- *L'ordinateur* : réalise la gestion financière du restaurant en fonction des infos reçues du lecteur de badge.
- *Lecteur de badge* : envoie une information d'autorisation de passage au trijode si l'info lue sur le badge est valide.

(1)

4) - LE TOURNIQUET TRIPODE

Donner la fonction d'usage du tourniquet tripode.

- *Le tourniquet trijode a pour fonction de réguler le flot de piétons en déclenchant l'ouverture et la fermeture du portillon après contrôle de la rotation de l'élément mécanique en fonction des informations captées.*

(3)

5) - ALGORIGRAMME DE L'OBJET TECHNIQUE

Sur l'algorithme de fonctionnement de l'objet technique donné en annexe 1, repasser en vert le chemin parcouru quand on utilise une carte valable et qu'on attend 20 secondes avant de passer.

6) - ETUDE FONCTIONNELLE DE DEGRE 1

(3)

6 a - Citer le rôle des fonctions principales FP2, FP3 et FP4 du tourniquet tripode.

FP2 : Adaptation des signaux d'entrée

FP3 : Commande des organes effecteurs

FP4 : Affichage des paramètres de configuration et de l'état des capteurs

(4)

6 b - Donner les caractéristiques des signaux d'entrée et de sortie de la fonction principale FP4.

Entrée : SW2, SW3, SW4. Signaux correspondants à l'état des interrupteurs KEY0 à KEY2

RESNEG : Impulsion négative présente lors d'une initialisation

AD0/7 : Mot de 8 bits contenant soit une adresse soit des données

CS3 : Signal électrique logique 0/5V qui indique le composant sélectionné

DISP0 : Signal logique 0/5V actif à 0, sélectionne l'afficheur T1

DISP1 : Signal logique 0/5V actif à 0, sélectionne l'afficheur T2

Sortie : R4.4 à 6 Signaux logiques images des paramètres configurés

Visu : Informations visuelles indiquant les valeurs des paramètres configurés

(6)

7) - ETUDE FONCTIONNELLE DE DEGRE 2 DE FP2 ET FP5

Sur les schémas structurels fournis en annexe 2 et 3, encadrer les structures réalisant les fonctions secondaires de FP2 et de FP5 et repérer les entrées et les sorties de ces fonctions.


ETUDE STRUCTURELLE DE FP5 « SURVEILLANCE DE LA TEMPERATURE » (10 points)

(1)


Préambule

- Donner le modèle électrique du composant KTY10.

C'est un élément résistif dont la résistance varie en fonction de la température.



SCHEMA STRUCTUREL DE FP5



1 - Structure réalisant la fonction secondaire FS51

(0,5) 1 a - Quel est le mode de fonctionnement de cette structure ? *→ autour de U1A*
Le composant U1A fonctionne en régime linéaire car sa sortie est uniquement bootée sur l'entrée e⁻.

(2) 1 b - Exprimer la d.d.p. V_{T1} en fonction V_{REF} , R_{43} et R_{KTY} .

$$V_{e+} = V_{ref} \quad V_{e-} = V_{T1} \times \frac{R_{43}}{R_{43} + R_{KTY}}$$

$$V_{e+} = V_{e-} \Rightarrow V_{ref} = V_{T1} \times \frac{R_{43}}{R_{43} + R_{KTY}} \Rightarrow \boxed{V_{T1} = \frac{V_{ref} (R_{43} + R_{KTY})}{R_{43}}}$$

- (1) 1 c - Calculer la d.d.p. V_{T1} pour $R_{KTY} = 2k\Omega$.

$$V_{T1} = \frac{2,5(10+2)}{10} = 3V$$

2 - Structure réalisant la fonction secondaire FS52

- (0,5) 2 a - Quel est le mode de fonctionnement de cette structure ? \rightarrow réalisée autour de U2A
Le composant U2A fonctionne en régime linéaire car sa sortie 1 est uniquement bouclée sur son entrée e-

- (1) 2 b - Exprimer la d.d.p. $V_{T'1}$ en fonction V_{T1} , R_{45} et R_{42} .

$$V_{T'1} = V_{T1} \times \frac{R_{42}}{R_{42} + R_{45}}$$

- (1) 2 c - Calculer la d.d.p. $V_{T'1}$ quand $V_{T1} = 2,95$ volts.

$$V_{T'1} = 2,95 \times \frac{10}{10+0,1} = 2,92V$$


- (3) 2 d - Pour la question suivante on considèrera $V_{T'1} = V_{T1}$.
Exprimer la d.d.p. V_{T2} en fonction V_{REF} , R_{41} , R_{46} et V_{T1} .

$$V_{e+} = V_{T'1} = V_{T1} \quad V_{e-} = V_{T2} \times \frac{R_{41}}{R_{41} + R_{46}} + V_{ref} \times \frac{R_{46}}{R_{41} + R_{46}}$$

$$V_{e+} = V_{e-} \Rightarrow V_{T1} = V_{T2} \times \frac{R_{41}}{R_{41} + R_{46}} + V_{ref} \times \frac{R_{46}}{R_{41} + R_{46}}$$

$$V_{T2} = \frac{V_{T1}(R_{41} + R_{46}) - V_{ref} \times R_{46}}{R_{41}}$$

ETUDE PARTIELLE DE LA STRUCTURE FS22
« GENERATION DES COMMANDES DE COMPTAGE » (20 points)



3 – Etude de la structure réalisée par les composants U10, R57 et C52
 pour cette étude, on considérera que les composants U10 et U19 sont alimentés en 4,5 volts.

(1) 3 a - Compléter le chronogramme du signal 4U10 sur le document « annexe 4 »

(1) 3 b - Expliquer qualitativement les variations de la d.d.p. aux bornes de C52 en fonction de l'allure du signal 4U10.

Quand la d.d.p. V_{4U10} est à 4,5V, le condensateur se charge à travers la résistance R57.
 Quand la d.d.p. V_{4U10} est à 0V, le condensateur se décharge à travers la résistance R57.

(1) 3 c - L'intensité du courant de l'entrée 13 de U10F influence-t-elle les variations de cette d.d.p. ?

Non car l'intensité de courant entrant dans une porte CMOS est pratiquement nul.

(2) 3 d - Calculer la constante de temps de charge et décharge du condensateur C52 ?

$$\tau_c = R_{57} \times C_{52} = 4,7 \times 10^3 \times 2,2 \times 10^{-9} = 10,34 \times 10^{-6} \text{ s}$$

$$\tau_c = 10,34 \mu\text{s}$$

(1) 3 e - Tracer sur le chronogramme en « annexe 4 », l'allure du signal 13U10

(1) 3 f - Quel est le nom du composant 74HC14 ?

C'est un inverseur à trigger de Schmitt.

(2) 3 g - D'après la documentation technique donnée en annexe 6, quels sont les seuils de basculement du composant 74HC14 ? Les reporter sur le chronogramme de 13U10 en « annexe 4 »

seuil de basculement positif $V_{T+} = 2,7V$
seuil de basculement négatif $V_{T-} = 1,8V$.

(1) 3 h - Tracer sur le chronogramme en « annexe 4 », l'allure du signal 12U10

4 - Etude du composant U19

(4) 4 a - Quel est le nom de la porte logique U19A ? Donner sa table de vérité

La porte logique U19A est un ou exclusif.

1	2	3
0	0	0
0	1	1
1	0	1
1	1	0

(2) 4 b - Tracer sur le chronogramme en « annexe 4 », l'allure du signal /INT1

(4) 4 c - A l'aide des courbes universelles de charge et décharge du condensateur (annexe numéro 5), déterminer la valeur de la durée t_1 d'un niveau bas du signal /INT1 lors de la charge du condensateur C52.


$$\% \text{ de charge} = \frac{V_{T+}}{V_{alim}} = \frac{2,7}{4,5} = 0,6$$

Sur la courbe de charge

$$t_1 = 0,92 R_{57} C_{52} = 0,92 \times 10,34 = 9,51 \mu s$$


Annexe numéro 1

ALGORIGRAMME DE FONCTIONNEMENT DE L'OBJET TECHNIQUE



804761


DRILL CHART				
SYM	DIAM	TOL	QTY	NOTE
TOTAL			0	



Corrigé

LCM02-4-SD+	DISEG.		ELAD	SCHEDA	ITALDIS SPA	REV.	1.0
	MODIF.			LCM02		P.N.	/
	VERIF.		PROGETTAZIONE HARDWARE & SOFTWARE			SCA	/
	APPROV.					FOG IO	4
ASSIEME DI RIF.	DA			TITOKO	CLRWTE	TOTALE	4


DRILL CHART				
SYM	DIAM	TOL	QTY	NOTE
TOTAL			0	



Corrige!


LCM02-3.50+	DISEGN.			ELAD PROGETTAZIONE HARDWARE E SOFTWARE	SCHEDA LCM02	ITALDIS SPA	REV.	1.0
	MOD.F.						PLA. N.	/
	VER.F.						SCHEMA	/
	APPROV.						FOD. D.	3
ASSIC. DI RIF.		Da		TITOLO	CLIENTE		DATA	4

Annexe numéro 4



Annexe numéro 5

Courbes universelles de charge et décharge d'un condensateur





November 1995

MM54HC14/MM74HC14 Hex Inverting Schmitt Trigger

General Description



The MM54HC14/MM74HC14 utilizes advanced silicon-gate CMOS technology to achieve the low power dissipation and high noise immunity of standard CMOS, as well as the capability to drive 10 LS-TTL loads.

The 54HC/74HC logic family is functionally and pinout compatible with the standard 54LS/74LS logic family. All inputs are protected from damage due to static discharge by internal diode clamps to V_{CC} and ground.

Features

- Typical propagation delay: 13 ns
- Wide power supply range: 2–6V
- Low quiescent current: 20 μ A maximum (74HC Series)
- Low input current: 1 μ A maximum
- Fanout of 10 LS-TTL loads
- Typical hysteresis voltage: 0.9V at $V_{CC} = 4.5V$

Connection and Schematic Diagrams



MM54HC14/MM74HC14 Hex Inverting Schmitt Trigger

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC})	-0.5 to +7.0V
DC Input Voltage (V_{IN})	-1.5 to $V_{CC} + 1.5V$
DC Output Voltage (V_{OUT})	-0.5 to $V_{CC} + 0.5V$
Clamp Diode Current (I_{IK}, I_{OK})	± 20 mA
DC Output Current, per pin (I_{OUT})	± 25 mA
DC V_{CC} or GND Current, per pin (I_{CC})	± 50 mA
Storage Temperature Range (T_{STG})	-65°C to +150°C

Power Dissipation (P_D)	600 mW
(Note 3)	
S.O. Package only	500 mW
Lead Temp. (T_L) (Soldering 10 seconds)	260°C

Operating Conditions

	Min	Max	Units
Supply Voltage (V_{CC})	2	6	V
DC Input or Output Voltage (V_{IN}, V_{OUT})	0	V_{CC}	V
Operating Temp. Range (T_A)			
MM74HC	-40	+85	°C
MM54HC	-55	+125	°C

DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$		74HC $T_A = -40$ to $85^\circ C$		54HC $T_A = -55$ to $125^\circ C$		Units
				Typ	Guaranteed Limits					
V_{T+}	Positive Going Threshold Voltage	Minimum	2.0V	1.2	1.0	1.0	1.0	1.0	V	
			4.5V	2.7	2.0	2.0	2.0	V		
			6.0V	3.2	3.0	3.0	3.0	V		
		Maximum	2.0V	1.2	1.5	1.5	1.5	V		
			4.5V	2.7	3.15	3.15	3.15	V		
			6.0V	3.2	4.2	4.2	4.2	V		
V_{T-}	Negative Going Threshold Voltage	Minimum	2.0V	0.7	0.3	0.3	0.3	0.3	V	
			4.5V	1.8	0.9	0.9	0.9	V		
			6.0V	2.2	1.2	1.2	1.2	V		
		Maximum	2.0V	0.7	1.0	1.0	1.0	V		
			4.5V	1.8	2.2	2.2	2.2	V		
			6.0V	2.2	3.0	3.0	3.0	V		
V_H	Hysteresis Voltage	Minimum	2.0V	0.5	0.2	0.2	0.2	0.2	V	
			4.5V	0.9	0.4	0.4	0.4	V		
			6.0V	1.0	0.5	0.5	0.5	V		
		Maximum	2.0V	0.5	1.0	1.0	1.0	V		
			4.5V	0.9	1.4	1.4	1.4	V		
			6.0V	1.0	1.5	1.5	1.5	V		
V_{OH}	Minimum High Level Output Voltage	$V_{IN} = V_{IL}$ $ I_{OUT} = 20 \mu A$	2.0V	2.0	1.9	1.9	1.9	V		
			4.5V	4.5	4.4	4.4	4.4	V		
			6.0V	6.0	5.9	5.9	5.9	V		
		$V_{IN} = V_{IL}$ $ I_{OUT} = 4.0$ mA $ I_{OUT} = 5.2$ mA	4.5V	4.2	3.98	3.84	3.7	V		
			6.0V	5.7	5.48	5.34	5.2	V		
V_{OL}	Maximum Low Level Output Voltage	$V_{IN} = V_{IH}$ $ I_{OUT} = 20 \mu A$	2.0V	0	0.1	0.1	0.1	0.1	V	
			4.5V	0	0.1	0.1	0.1	V		
			6.0V	0	0.1	0.1	0.1	V		
		$V_{IN} = V_{IH}$ $ I_{OUT} = 4.0$ mA $ I_{OUT} = 5.2$ mA	4.5V	0.2	0.26	0.33	0.4	V		
			6.0V	0.2	0.26	0.33	0.4	V		
I_{IN}	Maximum Input Current	$V_{IN} = V_{CC}$ or GND	6.0V		± 0.1	± 1.0	± 1.0	μA		
I_{CC}	Maximum Quiescent Supply Current	$V_{IN} = V_{CC}$ or GND $I_{OUT} = 0 \mu A$	6.0V		2.0	20	40	μA		

Note 1: Absolute Maximum Ratings are those values beyond which damage to the device may occur.
 Note 2: Unless otherwise specified all voltages are referenced to ground.
 Note 3: Power Dissipation temperature derating — plastic "N" package: -12 mW/°C from 85°C to 125°C; ceramic "J" package: -12 mW/°C from 100°C to 125°C.
 Note 4: For a power supply of 5V $\pm 10\%$ the worst case output voltages (V_{OH} and V_{OL}) occur for HC at 4.5V. Thus the 4.5V values should be used when designing with this supply. Worst case V_{IH} and V_{IL} occur at $V_{CC} = 5.5V$ and 4.5V respectively. (The V_{IH} value at 5.5V is 3.85V.) The worst case leakage current (I_{IK} , I_{OK} and I_{CC}) occur for CMOS at the higher voltage and so the 6.0V values should be used.

002 74HC de P' Electronique

30476.1

CORRIGE

Ces éléments de correction n'ont qu'une valeur indicative. Ils ne peuvent en aucun cas engager la responsabilité des autorités académiques, chaque jury est souverain.