

Nom:.....	
Prénom:.....	
N° d'anonymat	N° d'anonymat
.....	

N° d'anonymat à compléter par le centre d'examen

Groupement Inter Académique:

Bordeaux. Clermont-Ferrand. Limoges. Orléans-Tours. Poitiers

**B.E.P. des Métiers de l'électronique
Session 2003**

EP3

☞ Document autorisé: Dossier ressource **RIC**

☞ **Tous** les documents réponses (Parties A à G) seront rendus et agrafés, par les surveillants, dans la copie du candidat.

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 1/18

Interconnexion Minitel / RIC

Lors du branchement du RIC avec le Minitel espion, on observe que l'écran de celui-ci reste noir au lieu d'indiquer les niveaux de cuve. Le technicien décide alors de vérifier les signaux sur le câble qui réalise la liaison RIC / Minitel.


A partir des **schémas de câblage**, des **schémas structurels** et du **schéma de la carte mère**, il doit repérer les noms des signaux et la broche correspondante sur le connecteur de sortie du RIC. Pour cela:

A-1 **Donner** le nom du connecteur où se branche le minitel espion.

A-2 **Compléter** le tableau ci dessous afin de suivre les différents signaux. Les broches non utilisées seront repérées NC (Non Connectée).

N° broche connecteur minitel sur face avant du coffret	Nom du point test correspondant sur la carte mère RIC	Nom des signaux électriques de la liaison minitel
1		
2		
3		
4		
5		


A-3 **Compléter** sur le dessin ci-dessous, les numéros des broches du connecteur ainsi que les noms des signaux minitel.



A-4 D'après l'analyse fonctionnelle, **donner** parmi ces signaux, le nom de celui qui indique au RIC la présence du minitel sous tension :

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 2/18

- A-5 Il s'agit maintenant de vérifier la présence de ce signal sur le connecteur. Pour cela :
- Dessiner** les liaisons à effectuer entre le connecteur et les bornes du multimètre.
 - Indiquer** sous le multimètre par des flèches, les boutons qui doivent être enfoncés. (voir exemple)




Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 3/18

Partie B (à rendre avec la copie)
Etude structurelle de FS 3.6: Alarme

On se propose de valider la fonction Alarme en vérifiant la commande du relais K1.

B-1 Sur le schéma ci-dessous, **indiquer** le type du transistor puis **flécher** et **repérer** les différences de potentiel V_{be} et V_{ce} associées au transistor Q1 ainsi que les courants I_b et I_c .



B-2 **Compléter** le tableau ci-dessous afin de déterminer le fonctionnement de la structure. On demande les valeurs numériques pour V_{be} , I_b , V_{ce} et V_{bobine} .

Valar	$V_{be}(V)$	I_b^*	Q1(Etat)	$V_{ce}(V)$	$V_{bobine}(V)$
0V					
5V					

*Compléter par:
Existe
 ou
N'existe pas

B-3 **Compléter** ensuite le tableau ci-dessous avec les mots suivants:

ALLUMEE, NON EXCITEE, BLOQUEE, PASSANTE, OUVERT, ETEINTE, EXCITEE, FERME.

Valar	DS1	CR3	Bobine K1	CONTACTS RELAIS	
				TB5/TB7	TB5/TB6
0V					
5V					

B-4 **Donner la fonction** de la diode DS1.

.....

.....

B-5 **Donner la fonction assurée** par la diode de "roue libre" CR3.

.....


.....

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 4/18

Partie C (à rendre avec la copie)
Etude Structurale de FP1


On se propose de valider le fonctionnement de la fonction principe FP1 en vérifiant la relation $V_{out} = f(IN)$ pour une mesure particulière.

C-1 Sur la caractéristique ci-dessous, **déterminer** graphiquement la valeur de IN lorsque la cuve contient 35 litres.



IN =

Le capteur se comporte comme un générateur de courant qui débite IN dans la structure FP1.



Nota: Les courants circulant dans $R2$ et $R4$ sont négligeables devant IN .


C-2 **Exprimer** U en fonction du courant IN , puis **faire** l'application numérique pour la valeur de IN déterminée à la question 1.

.....

.....

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 5/18


C-3 **Repérer** sur le schéma ci-dessous, les tensions U et V_{OUT} ainsi que les différences de potentiels V_{IN+} et V_{IN-} présentes sur les deux entrées et référencées par rapport à la masse.



C-4 **Exprimer** U en fonction de V_{IN+} et V_{IN-} .

C-5 **Déterminer** de la fonction de transfert $V_{OUT} = f(V_{IN+}, V_{IN-})$ par le théorème des superpositions.

1^{ère} **étape** : pour $V_{IN+} = 0V$ (Mise à la masse de l'entrée $IN+$)
on cherche $V_{OUT1} = f(V_{IN-})$



1) **Flécher** sur le schéma la différence de potentiels V_{IN-} .

2) **Flécher** sur le schéma la différence de potentiels V_+ .

3) **Donner** la valeur de V_+ :


4) **Donner** le nom de la structure de base à AIL que vous reconnaissez dans la structure ci-contre:

5) **Exprimer** V_{OUT1} en fonction de V_{IN-} et des éléments du montage.

6) **Faire** l'application numérique.

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 6/18

2^{ème} étape : pour $V_{IN-} = 0V$ (Mise à la masse de l'entrée IN-) on cherche $V_{OUT2} = f(V_{IN+})$



- 1) **Flécher** la différence de potentiels V_{IN+}
- 2) **Flécher** la différence de potentiels $V+$
- 3) **Donner** l'expression littérale de $V+$:

4) **Faire** l'application numérique.

5) **Donner** le nom de la structure de base à AIL que vous reconnaissez dans la structure ci-contre.

6) **Exprimer** V_{OUT2} en fonction de $V+$ et des éléments du montage.

7) **Faire** l'application numérique.

8) **Exprimer** V_{OUT2} en fonction de V_{IN+}

3^{ème} étape : $V_{OUT} = V_{OUT1} + V_{OUT2}$


Donner l'expression de V_{OUT} en fonction de V_{IN+} et V_{IN-} .

Donner l'expression de V_{OUT} en fonction de U .

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 7/18

☞ **Synthèse**

a) Sur la caractéristique ci-dessous, **déterminer** graphiquement la valeur de I_N lorsque V_{out} vaut 2.2V



$I_N =$

b) **Expliquer** comment intervient la fonction FP1 sur la différence de potentiels U pour obtenir V_{OUT} .

.....

.....

.....

.....

Durée: 4 heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 8/18

Partie D (à rendre avec la copie)
Etude de FP3 : Architecture matérielle.

D-1 **Calculer**, à partir du schéma structurel, la capacité d'adressage du système architecturé autour du microcontrôleur PHILIPS 80C552 .

.....

.....

.....

.....

D-2 **Quel est** le type de composant référencé MN5 (*Ne pas utiliser des abréviations sans donner leurs définitions*) ?

.....

.....

.....

D-3 D'après l'étude des entrées et des sorties, **donner** la capacité de stockage en Ko du composant référencé MN5, votre réponse s'appuiera sur des calculs.

On rappelle 1Ko = 1024 octets

.....

.....

.....

.....

.....

.....

.....

D-4 **Quel est** le type de composant référencé MN6 (*Ne pas utiliser des abréviations sans donner leurs définitions*) ?

.....

.....

.....

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 9/18

D-5 **Lequel** de ces deux composants MN5 ou MN6 **contient** le programme de gestion des cuves ?

.....
.....
.....

a) **Justifier** la raison technique qui impose que le programme soit implanté dans ce composant et non dans l'autre.

.....
.....
.....

b) Lors d'une interrogation du niveau des cuves, le microcontrôleur fait une comparaison de la valeur trouvée à celles contenues dans une table. Il existe une table prédéfinie par type de cuve.

Lequel de ces composant MN5 ou MN6 **contient** ces tables ?

.....
.....
.....

Justifier votre réponse.

.....
.....
.....

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 10/18

Partie E (à rendre avec la copie)
Etude de la fonction FS 3.7 « Démultiplexage du bus d'adresses »

On se propose de vérifier le fonctionnement de la fonction démultiplexage.
 (Voir documentation en annexe)

E-1 Quel **doit être** le niveau logique de la broche 11 (Latch Enable) pour rendre le bistable transparent ?

.....

.....

.....

.....

E-2 **Compléter** le tableau suivant:

<i>Entrées</i>	<i>LatchEnable</i> <i>(ALE / \overline{PROG})</i>	<i>Sorties (1)</i>	<i>Description (2)</i>
0	1		
1	0		
1	1		
0	0		

(1) = **Compléter** par le Niveau logique **0** ou **1**

(2) = **Compléter** par **Copie de E vers S** ou **Mémorisation**

E-3 Le bus d'adresses basses BAB (de A0 à A7) est dit "multiplexé".

Soit le chronogramme suivant du « mode de lecture des instructions en mémoire "EPROM" extrait de la documentation constructeur du composant 80C552 :

a) **Compléter** les cases blanches situées sous les chronogrammes, en choisissant **un ou plusieurs** évènements parmi les **6 propositions** suivantes : (Voir page suivante)


Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 11/18

Propositions:

- Présence des 8 bits de poids faibles
- Présence des 8 bits de poids forts
- Initialisation
- Lecture des données en mémoire
- Verrouillage des adresses basses
- Maintien des adresses hautes

b) Préciser alors l'état du composant MN3 :

- *activé* : mémorisation des adresses
- *non activé* : bistable transparent



Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 12/18

Partie F (à rendre avec la copie)

Etude de FS 4.3

Etude de la documentation constructeur MCT521, fournie en annexe pour vérifier que la transmission par la ligne péri-informatique est bien assurée.

F-1 **Justifier** l'appellation "Optocoupleur".

.....
.....

F-2 **Expliquez** pourquoi l'un des composants est appelé "**PHOTOTRANSISTOR**".

.....
.....

F-3 D'après le câblage (*fig. 13 de la documentation du composant*) et d'après le schéma structurel de FP4, **indiquer** s'il s'agit d'une entrée ou d'une sortie :

TB1 :..... TB3 :..... TB4 :.....

F-4 En vous aidant du tableau C1850 (*fig. 13 de la documentation du composant*), **identifiez** la valeur de la résistance R23 (sur la carte MODEM) et donner en Kbits/s la vitesse d'échange des données admissible de la sortie TX.

On estime la résistance de ligne $RL = 1,5 K\Omega$

.....
.....
.....
.....
.....

F-5 **Relevez** dans le tableau des caractéristiques électriques $V_{CE\ sat.}$ typique.

.....
.....
.....

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 13/18

Partie G (à rendre avec la copie)
Étude de FP3 : Architecture logicielle.

☞ Le minitel fait un suivi en temps réel du niveau de cuve il est donc important d'avoir un suivi de l'heure par logiciel. Le sous-programme suivant exécute la mise à l'heure du minitel :

<i>Programme original</i>	<i>Algorithme</i>
<pre>/* signal de la minute valide */ if SIGNAL_MIN then do; /* efface le flag pour l'it horloge */ SIGNAL_MIN = FAUX;</pre>	<p>Tant que pas de signal d'horloge</p> <p align="center">Attendre top d'horloge</p> <p>Fin tant que</p>
<pre>/* incremente la minute courante */ MINUTE = MINUTE + 1; MIN = MIN + 1; /* une heure ecoulee ? */ if MINUTE = 60 then do; /* la minute est 60 on la remet a 0 */ MINUTE = 0; MIN = 0;</pre>	<p>Si la variable MINUTE = 60</p> <p>Alors remettre la variable MINUTE à 0</p> <p>Sinon ajouter 1 à MINUTE</p>

G-1 Suivant l'exemple ci-dessus **compléter** l'algorithme correspondant

<i>Programme original</i>	<i>Algorithme</i>
<pre>/* incremente l'heure courante */ HEURE = HEURE + 1; HEU = HEU + 1; /* 24 heures ecouleees ? */ if HEURE = 24 then do; /* remet l'heure a 0h */ HEURE = 0; HEU = 0;</pre>	<p>Si</p> <p>.....</p> <p>.....</p>

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 14/18

MOTOROLA
SEMICONDUCTOR TECHNICAL DATA

Octal 3-State Noninverting Transparent Latch

High-Performance Silicon-Gate CMOS

The MC54/74HC573A is identical in pinout to the LS573. The devices are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.


These latches appear transparent to data (i.e., the outputs change asynchronously) when Latch Enable is high. When Latch Enable goes low, data meeting the setup and hold time becomes latched.

The HC573A is identical in function to the HCT373A but has the data inputs on the opposite side of the package from the outputs to facilitate PC board layout.

The HC573A is the noninverting version of the HC563A.

- Output Drive Capability: 15 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS and TTL
- Operating Voltage Range: 2.0 to 6.0 V
- Low Input Current: 1.0 μ A
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 218 FETs or 54.5 Equivalent Gates


LOGIC DIAGRAM



Design Criteria	Value	Units
Internal Gate Count*	54.5	ea.
Internal Gate Propagation Delay	1.5	ns
Internal Gate Power Dissipation	5.0	μ W
Speed Power Product	0.0075	pJ

* Equivalent to a two-input NAND gate.

MC54/74HC573A



J SUFFIX
CERAMIC PACKAGE
CASE 732-03



N SUFFIX
PLASTIC PACKAGE
CASE 738-03



DW SUFFIX
SOIC PACKAGE
CASE 751D-04



DT SUFFIX
TSSOP PACKAGE
CASE 948E-02

ORDERING INFORMATION

MC54HCXXXAJ	Ceramic
MC74HCXXXAN	Plastic
MC74HCXXXADW	SOIC
MC74HCXXXADT	TSSOP

PIN ASSIGNMENT

OUTPUT ENABLE	1	20	VCC
D0	2	19	Q0
D1	3	18	Q1
D2	4	17	Q2
D3	5	16	Q3
D4	6	15	Q4
D5	7	14	Q5
D6	8	13	Q6
D7	9	12	Q7
GND	10	11	LATCH ENABLE

FUNCTION TABLE

Inputs		Output	
Output Enable	Latch Enable	D	Q
L	H	H	H
L	H	L	L
L	L	X	No Change
H	X	X	Z

X = Don't Care

Z = High Impedance

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 15/18



**HIGH-PERFORMANCE AlGaAs
PHOTOTRANSISTOR OPTOCOUPLERS**

TYPICAL ELECTRO-OPTICAL CHARACTERISTICS
($T_A = 25^\circ\text{C}$, Unless Otherwise Specified) (Cont'd)




Fig. 13. Switching Speed Test Circuit

.../...

Durée: 4 heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 16/18

INDIVIDUAL COMPONENT CHARACTERISTICS (T _A =25°C Unless Otherwise Specified)								
CHARACTERISTICS	SYMBOL	MIN	TYP	MAX	UNITS	TEST CONDITIONS	FIG.	NOTE
INPUT DIODE								
Forward voltage	V _F		1.3	1.5	V	I _F =5 mA	1	
Forward voltage coefficient	ΔV _F /ΔT _A		-1.9		mV/°C	I _F =2 mA	1	
Reverse voltage	V _R	5			V	I _R =10 μA		
Junction capacitance	C _J		18		pF	V _R =0 V, f=1 MHz		
			112		pF	V _R =1 V, f=1 MHz		
OUTPUT TRANSISTOR								
DC forward current gain	h _{FE(SAT)}		350		—	V _{CE} =0.4 V, I _{CE} =2 mA	8,9	
Breakdown voltage								
Collector to emitter	BV _{CEO}	30	45		V	I _C =1.0 mA, I _E =0		
Collector to base	BV _{CBO}	30	70		V	I _C =10 μA, I _E =0		
Emitter to base	BV _{EBO}	5	7		V	I _E =10 μA, I _C =0		
Leakage current								
Collector to emitter	I _{CEB}			100	nA	V _{CE} =10 V, I _E =0, R _{BE} =1 MΩ		
Capacitance	C							
Collector to emitter			10		pF	V _{CE} =0, f=1 MHz		
Collector to base			80		pF	V _{CB} =0, f=1 MHz		
Emitter to base			15		pF	V _{EB} =0, f=1 MHz	11	

TRANSFER CHARACTERISTICS OVER RECOMMENDED TEMPERATURE (T _A =0°C to 70°C Unless Otherwise Specified)									
CHARACTERISTICS	SYMBOL	DEVICE	MIN	TYP*	MAX	UNITS	TEST CONDITIONS	FIG.	NOTE
Saturated current		MCT5210	60	350		%	I _E =3.0 mA, V _{CE} =0.4 V	2	
Transfer ratio (Collector to emitter)	CTR _{CE SAT}	MCT5211	100	300		%	I _E =1.6 mA, V _{CE} =0.4 V	3	1
			75	250		%	I _E =1.0 mA, V _{CE} =0.4 V		
Current transfer ratio (Collector to emitter)	CTR _{CE}	MCT5210	70	400		%	I _E =3.0 mA, V _{CE} =5.0 V	5	
		MCT5211	150	350		%	I _E =1.6 mA, V _{CE} =5.0 V	4	1
			110	300		%	I _E =1.0 mA, V _{CE} =5.0 V		
Current transfer ratio (Collector to base)	CTR _{CB}	MCT5210	0.2	0.9		%	I _E =3.0 mA, V _{CB} =4.3 V	6	
		MCT5211	0.3	0.75		%	I _E =1.6 mA, V _{CB} =4.3 V	7	2
			0.25	0.6		%	I _E =1.0 mA, V _{CB} =4.3 V		
Saturation voltage (Collector to emitter)	V _{CE SAT}	MCT5210		0.2	0.4	V	I _E =3.0 mA, I _{CE} =1.8 mA		
		MCT5211		0.2	0.4	V	I _E =1.6 mA, I _{CE} =1.6 mA		

Durée: 4 heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 17/18

Barème de correction:

A /20	A1	/2
	A2	/5
	A3	/5
	A4	/2
	A5	/6
B /20	B1	/3
	B2	/4
	B3	/5
	B4	/4
	B5	/4
C /45	C1	/4
	C2	/4
	C3	/4
	C4	/4
	C5 1° étape	/6
	C5 2° étape	/8
	C5 3° étape	/8
	C5 Synthèse	/7
D /28	D1	/6
	D2	/4
	D3	/6
	D4	/4
	D5	/8
E /21	E1	/6
	E2	/8
	E3	/7
F /20	F1	/4
	F2	/4
	F3	/6
	F4	/4
	F5	/2
G /6	G1	/6
	TOTAL	/160
	Note	/20

Durée: 4heures	B.E.P. des métiers de l'électronique	EP 3
Session 2003		RIC
Coefficient: 4		Page: 18/18