

HI-8382, HI-8383

**PIN DESCRIPTIONS**

SYMBOL	FUNCTION	DESCRIPTION
V <sub>ref</sub>	POWER	THE REFERENCE VOLTAGE USED TO DETERMINE THE OUTPUT VOLTAGE SWING
STROBE	INPUT	A LOGIC HIGH ON THIS INPUT PLACES THE DRIVER IN POWER DOWN MODE
SYNC	INPUT	SYNCHRONIZES DATA INPUTS
DATA (A)	INPUT	DATA INPUT TERMINAL A
C <sub>A</sub>	INPUT	CONNECTION FOR DATA (A) SLEW-RATE CAPACITOR
A <sub>out</sub>	OUTPUT	ARINC OUTPUT TERMINAL A
-V	POWER	-12V to -15V
GND	POWER	0.0V
+V	POWER	+12V to +15V
B <sub>out</sub>	OUTPUT	ARINC OUTPUT TERMINAL B
C <sub>B</sub>	INPUT	CONNECTION FOR DATA (B) SLEW-RATE CAPACITOR
DATA (B)	INPUT	DATA INPUT TERMINAL B
CLOCK	INPUT	SYNCHRONIZES DATA INPUTS
V <sub>I</sub>	POWER	+5V ±5%

**ABSOLUTE MAXIMUM RATINGS**

All Voltages referenced to GND. TA = Operating Temperature Range (unless otherwise specified)

PARAMETER	SYMBOL	CONDITIONS	OPERATING RANGE	MAXIMUM	UNIT
Differential Voltage	V <sub>DR</sub>	Voltage between +V and -V terminals		40	V
Supply Voltage	+V		+10.8 to +16.5		V
	-V		-10.8 to -16.5		V
	V <sub>I</sub>		+5 ±5%	+7	V
Voltage Reference	V <sub>ref</sub>	For ARINC 429 For Applications other than ARINC	+5 ±5%	6	V
			0 to 6	6	V
Input Voltage Range	V <sub>IN</sub>			≥ GND -0.3 ≤ V <sub>I</sub> +0.3	V
Output Short-Circuit Duration		See Note: 1			
Output Overvoltage Protection		See Note: 2			
Operating Temperature Range	T <sub>A</sub>	Hi-temp & Military Industrial	-55 to +125 -40 to +85		°C
Storage Temperature Range	T <sub>STG</sub>	Ceramic & Plastic	-65 to +150		°C
Lead Temperature		Soldering, 10 seconds		+275	°C
Junction Temperature	T <sub>J</sub>			+175	°C
Power Dissipation	P <sub>D</sub>	16-Pin Ceramic DIP	See Note: 3	1.725	W
		28-Pin Ceramic LCC	See Note: 3	1.120	W
		28-Pin Plastic PLCC	See Note: 3	2.143	W
		32-Pin CERQUAD	See Note: 3	1.725	W
Thermal Resistance, (Junction-to-Ambient)	θ <sub>JA</sub>	16-Pin Ceramic DIP		86.5	°C/W
		28-Pin Ceramic LCC		133.7	°C/W
		28-Pin Plastic PLCC		70.0	°C/W
		32-Pin CERQUAD		86.5	°C/W

Note 1. Heat sinking may be required for Output Short Circuit at +125°C and for 100KBPS at +125°C.  
 Note 2. The fuses used for Output Overvoltage Protection may be blown by the presence of a voltage at either output that is greater than ±12.0V with respect to GND. (HI-8382 only)  
 Note 3. Derate above +25°C, 11.5mW/°C for 16-PIN DIP and 32-PIN CERQUAD, 7.5 mW/°C for 28-PIN LCC, 14.2 mW/°C for 28-PIN PLCC

NOTE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only. Functional operation of the device at these or any other conditions above those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

HOLT INTEGRATED CIRCUITS

HI-8382, HI-8383

DC ELECTRICAL CHARACTERISTICS

+V = +15V, -V = -15V, V<sub>I</sub> = V<sub>REF</sub> = +5.0V, T<sub>A</sub> = Operating Temperature Range (unless otherwise specified).

PARAMETER	SYMBOL	CONDITION	MIN	TYP	MAX	UNITS
Supply Current +V (Operating)	I <sub>CCP</sub> (+V)	No Load (0 - 100KBPS)			+11	mA
Supply Current -V (Operating)	I <sub>CCP</sub> (-V)	No Load (0 - 100KBPS)	-11			mA
Supply Current V <sub>I</sub> (Operating)	I <sub>CCP</sub> (V <sub>I</sub> )	No Load (0 - 100KBPS)			500	µA
Supply Current V <sub>REF</sub> (Operating)	I <sub>CCP</sub> (V <sub>REF</sub> )	No Load (0 - 100KBPS)			500	µA
Supply Current +V (Power Down)	I <sub>CCD</sub> (+V)	STROBE = HIGH			475	µA
Supply Current -V (Power Down)	I <sub>CCD</sub> (-V)	STROBE = HIGH	-475			µA
Supply Current +V (During Short Circuit Test)	I <sub>SC</sub> (+V)	Short to Ground (See Note: 1)			150	mA
Supply Current -V (During Short Circuit Test)	I <sub>SC</sub> (-V)	Short to Ground (See Note: 1)	-150			mA
Output Short Circuit Current (Output High)	I <sub>OHC</sub>	Short to Ground V <sub>IN</sub> =0 (See Note: 2)			-80	mA
Output Short Circuit Current (Output Low)	I <sub>OLSC</sub>	Short to Ground V <sub>IN</sub> =0 (See Note: 2)	+80			mA
Input Current (Input High)	I <sub>IH</sub>				1.0	µA
Input Current (Input Low)	I <sub>IL</sub>				-1.0	µA
Input Voltage High	V <sub>IH</sub>		2.0			V
Input Voltage Low	V <sub>IL</sub>				0.5	V
Output Voltage High (Output to Ground)	V <sub>OH</sub>	No Load (0-100KBPS)	+V <sub>REF</sub> - 25		+V <sub>REF</sub> + 25	V
Output Voltage Low (Output to Ground)	V <sub>OL</sub>	No Load (0-100KBPS)	-V <sub>REF</sub> - 25		-V <sub>REF</sub> + 25	V
Output Voltage Null	V <sub>NULL</sub>	No Load (0-100KBPS)	-250		+250	mV
Input Capacitance	C <sub>IN</sub>	See Note 1		15		pF

Note 1. Not tested, but characterized at initial device design and after a major process and/or design change which affects this parameter.  
 Note 2. Interchangeability of force and sense is acceptable.

AC ELECTRICAL CHARACTERISTICS

+V = +15V, -V = -15V, V<sub>I</sub> = V<sub>REF</sub> = +5.0V, T<sub>A</sub> = Operating Temperature Range (unless otherwise specified).

PARAMETER	SYMBOL	CONDITION	MIN	TYP	MAX	UNITS
Rise Time (A <sub>OUT</sub> , B <sub>OUT</sub> )	t <sub>R</sub>	C <sub>A</sub> = C <sub>B</sub> = 75pF See Figure 3.	1.0		2.0	µs
Fall Time (A <sub>OUT</sub> , B <sub>OUT</sub> )	t <sub>F</sub>	C <sub>A</sub> = C <sub>B</sub> = 75pF See Figure 3.	1.0		2.0	µs
Propagation Delay Input to Output	t <sub>PLH</sub>	C <sub>A</sub> = C <sub>B</sub> = 75pF See Figure 3.			3.0	µs
Propagation Delay Input to Output	t <sub>PHL</sub>	C <sub>A</sub> = C <sub>B</sub> = 75pF See Figure 3.			3.0	µs




Figure 3. SWITCHING WAVEFORMS

## HI-8382, HI-8383

## HI-8382 PACKAGE THERMAL CHARACTERISTICS

MAXIMUM ARINC LOAD <sup>1</sup>

PACKAGE STYLE <sup>1</sup>	ARINC 429 DATA RATE	SUPPLY CURRENT (mA) <sup>2</sup>			JUNCTION TEMP. T <sub>J</sub> (°C)		
		T <sub>a</sub> = 25°C	T <sub>a</sub> = 85°C	T <sub>a</sub> = 125°C	T <sub>a</sub> = 25°C	T <sub>a</sub> = 85°C	T <sub>a</sub> = 125°C
28 Lead PLCC	Low Speed <sup>3</sup>	17.6	17.2	17.0	48	107	142
	High Speed <sup>4</sup>	25.4	24.5	24.2	56	110	150
16 Lead Ceramic 9B DIP	Low Speed	17.9	17.4	17.1	41	103	145
	High Speed	25.8	24.8	24.4	47	112	147

AOUT and BOUT Shorted To Ground <sup>5, 6, 7</sup>

PACKAGE STYLE <sup>1</sup>	ARINC 429 DATA RATE	SUPPLY CURRENT (mA) <sup>2</sup>			JUNCTION TEMP. T <sub>J</sub> (°C)		
		T <sub>a</sub> = 25°C	T <sub>a</sub> = 85°C	T <sub>a</sub> = 125°C	T <sub>a</sub> = 25°C	T <sub>a</sub> = 85°C	T <sub>a</sub> = 125°C
28 Lead PLCC	Low Speed <sup>3</sup>	60.1	55.7	52.4	110	157	194
	High Speed <sup>4</sup>	63.1	56.3	52.3	100	150	182
16 Lead Ceramic 9B DIP	Low Speed	62.1	56.2	53.0	90	145	180
	High Speed	64.0	56.2	52.2	86	144	176

## Notes:

- All data taken in still air on devices soldered to a single layer copper PCB (3" X 4.5" X .062").
- At 100% duty cycle, 15V power supplies. For 12V power supplies multiply all tabulated values by 0.8.
- Low Speed: Data Rate = 12.5 Kbps, Load: R = 400 Ohms, C = 30 nF.
- High Speed: Data Rate = 100 Kbps, Load: R = 400 Ohms, C = 10 nF. Data not presented for C = 30 nF as this is considered unrealistic for high speed operation.
- Similar results would be obtained with AOUT shorted to BOUT.
- For applications requiring survival with continuous short circuit, operation above T<sub>J</sub> = 175°C is not recommended.
- Data will vary depending on air flow and the method of heat sinking employed.

## ORDERING INFORMATION

HI-8383 part numbers identical except the SMD version is not available.

PART NUMBER	PACKAGE DESCRIPTION	TEMPERATURE RANGE	FLOW	BURN IN	LEAD FINISH
HI-8382C	16 PIN CERAMIC SIDE BRAZED DIP	-40°C TO +85°C	I	NO	GOLD
HI-8382CT	16 PIN CERAMIC SIDE BRAZED DIP	-55°C TO +125°C	T	NO	GOLD
HI-8383CM-01	16 PIN CERAMIC SIDE BRAZED DIP	-55°C TO +125°C	M	YES	SOLDER
HI-8382CM-03	16 PIN CERAMIC SIDE BRAZED DIP (1)	-55°C TO +125°C	DSCC	YES	SOLDER
HI-8382J	28 PIN PLASTIC J-LEAD PLCC (2)	-40°C TO +85°C	I	NO	SOLDER
HI-8382JT	28 PIN PLASTIC J-LEAD PLCC (2)	-55°C TO +125°C	T	NO	SOLDER
HI-8382S	28 PIN CERAMIC LEADLESS CHIP CARRIER	-40°C TO +85°C	I	NO	GOLD
HI-8382ST	28 PIN CERAMIC LEADLESS CHIP CARRIER	-55°C TO +125°C	T	NO	GOLD
HI-8382SM-01	28 PIN CERAMIC LEADLESS CHIP CARRIER	-55°C TO +125°C	M	YES	SOLDER
HI-8382U	32 PIN J-LEAD CERQUAD	-40°C TO +85°C	I	NO	SOLDER
HI-8382UT	32 PIN J-LEAD CERQUAD	-55°C TO +125°C	T	NO	SOLDER

(1) SMD# 5962-9687901EA

(2) NOT RECOMMENDED FOR NEW DESIGNS. The newer HI-3182PJ and HI-3182PJT are drop-in replacements for the older HI-8382J and HI-8382JT respectively. The HI-318X parts are rated as Moisture Sensitive Level 1 (MSL 1) and do not require any special handling. The older HI-8382J and HI-8382JT are rated as MSL 3 and require dry-packaging and for bake-out in accordance with IPC/JEDEC J-STD-020A.

HOLT INTEGRATED CIRCUITS

5




英特尔公司

**80C186XL/80C188XL  
16-BIT HIGH-INTEGRATION EMBEDDED PROCESSORS**

- Low Power, Fully Static Versions of 80C186/80C188
- Operation Modes:
  - Enhanced Mode
    - DRAM Refresh Control Unit
    - Power-Save Mode
    - Direct Interface to 80C187 (80C186XL Only)
  - Compatible Mode
    - 8080S 80186/80188 Pin-for-Pin Replacement for Non-Numerics Applications
- Integrated Feature Set
  - Static, Modular CPU
  - Clock Generator
  - 2 Independent DMA Channels
  - Programmable Interrupt Controller
  - 3 Programmable 16-Bit Timers
  - Dynamic RAM Refresh Control Unit
  - Programmable Memory and Peripheral Chip Select Logic
  - Programmable Wait State Generator
  - Local Bus Controller
  - Power-Save Mode
  - System-Level Testing Support (High Impedance Test Mode)
- Completely Object Code Compatible with Existing 8086/8088 Software and Has 10 Additional Instructions over 8086/8088
- Speed Versions Available
  - 25 MHz (80C186XL25/80C188XL25)
  - 20 MHz (80C186XL20/80C188XL20)
  - 12 MHz (80C186XL12/80C188XL12)
- Direct Addressing Capability to 1 MByte Memory and 64 Kbyte I/O
- Available in 68-Pin:
  - Plastic Leaded Chip Carrier (PLCC)
  - Ceramic Pin Grid Array (PGA)
  - Ceramic Leadless Chip Carrier (JEDEC A Package)
- Available in 80-Pin:
  - Quad Flat Pack (EIAJ)
  - Shrink Quad Flat Pack (SQFP)
- Available in Extended Temperature Range (-40°C to +65°C)

The Intel 80C186XL is a Modular Core re-implementation of the 80C186 microprocessor. It offers higher speed and lower power consumption than the standard 80C186 but maintains 100% clock-for-clock functional compatibility. Packaging and pinout are also identical.



27240 L-1

Other brands and names are the property of the respective owners. Information in this document is provided in connection with Intel products. Intel assumes no liability whatsoever, including infringement of any patent or copyright, for sale and use of Intel products except as provided in Intel's Terms and Conditions of Sale for such products. Intel reserves the right to make changes to its specifications at any time, without notice. Microcomputer Products may have minor variations in this specification format as a result. October 1988. Order Number: 27240-1-004

COPYRIGHT © INTEL CORPORATION 1988

# B.T.S. ELECTRONIQUE

SESSION 2004

## ETUDE D'UN SYSTEME TECHNIQUE

# Systeme d'aide à l'atterrissage



Récepteur I.L.S.



Attention: Ce livret est à insérer dans une copie.

## Texte du sujet et Dossier **REPONSES.**

**Durée : 6 heures.**

**Coefficient : 5**

Ce dossier comporte **32** pages.

Il constitue à la fois le texte du sujet et le document réponse à rendre avec la copie en fin d'épreuve. Il convient d'y reporter les réponses à l'exclusion de tout autre document. Si les emplacements réservés pour les réponses se révèlent insuffisants, le candidat utilisera la copie.

*Usage de la calculatrice à fonctionnement autonome autorisée conformément à la circulaire n°991836 du 16/11/99.*

Systeme d'aide à l'atterrissage:

**Dossier Sujet et Réponse à rendre avec la copie.**

**DQR 1/32**

**ELEST**

*Page BLANCHE*

Systeme d'aide à l'atterrissage:

***Dossier Sujet et Réponse à rendre avec la copie.***

**DQR 2/32**

**ELEST**

Ce dossier est constitué de 4 parties indépendantes.

\*

***Il est à rendre OBLIGATOIREMENT avec la copie en fin d'épreuve et constitue le document réponse.***

La présentation sera prise en compte dans la notation.

Le candidat veillera à **argumenter ses réponses** en s'appuyant sur les informations contenues dans les différents dossiers.

Conseil de répartition du temps :

- ◆ Temps de lecture conseillé (35 min)
- ◆ PARTIE A : système d'aide à l'atterrissage. (55 min)
- ◆ PARTIE B : Chaîne de réception et synthétiseur. (1 h 10 min)
- ◆ PARTIE C : Build In Test Equipement – BITE. (2 h 15)
- ◆ PARTIE D : carte DSP. (1 h 05 min)

*Pour vos réponses, la place nécessaire est prévue, cependant, vous pouvez utiliser les pages blanches de ce document : alors, faites-y référence **à l'endroit prévu pour la réponse.***

*Page BLANCHE*



## Partie A

- On se propose d'étudier le fonctionnement global du système d'aide à l'atterrissage d'un aéronef ainsi que la fonction FP6 du récepteur **ILS**, « *accorder la réception sur le canal cap-alignement* ».
- Documents ressources :
  - dossier de présentation
  - schéma fonctionnel du 1<sup>er</sup> degré et son descriptif page DT18
  - degré 2 de FP6 page DT25

### A. Etude du système d'atterrissage aux instruments :


**A.1.** Quels sont les 3 paramètres captés par le récepteur ILS d'un aéronef ?




.....  
 .....

**A.2.** Comment le récepteur ILS peut-il différencier des modulateurs caractérisés par des fréquences identiques à la fois sur le « GLIDE » et sur le « LOCALIZER » ?

.....  
 .....

**A.3.** COMPLETEZ le tableau ci-après après avoir analysé les différentes positions (A,B,C) de l'aéronef dans les lobes d'émission ILS ; le récepteur est accordé sur le **canal 11**. (voir dossier technique , page DT37) :



Point A,B ou C			
Affichage sur le tableau de bord			
Porteuse(s) en MHz	Glide : Loc. :		
Modulant dominant en Hz	Glide : Loc. :	Glide : Loc. :	Glide : Loc. :

**A.4.** Le système ILS de l'aéroport est classé dans la **catégorie 1** ; indiquez la hauteur de décision et la portée visuelle minimale associées : (voir page DT5)

**HD (feet) :** ..... **RVR (m) :** .....


**A.5.** Analyse des paramètres d'atterrissage :

A partir des données fournies sur le croquis du profil d'approche d'un aéronef, ci-dessous, et de la « **Distance au Sol** » (**DS**) et de l'**angle**  $\alpha$  du plan de descente par rapport au sol, **CALCULEZ** les paramètres d'atterrissage du profil d'approche, associés aux balises Markers OM et MM : (voir page DT12)

- « **Distance Oblique** » **DO** en NM (arrondir à la 4<sup>ème</sup> décimale)
- « **altitude** » **H**, en pieds / sol , ( 1 pied (feet) = 30,48cm)

.....  
 .....  
 .....  
 .....  
 .....


REPORTER ces valeurs sur le schéma ci dessous :



Justifiez l'écart entre les valeurs de DO et DS :

.....  
 .....  
 .....

**A.6.** A partir des données fournies sur le croquis du profil d'approche d'un aéronef, ci-dessous, définissez les caractéristiques du paramètre VOR :




Que représente l'angle de 61° ?

**VOR 61° :**

.....  
 .....


**A.7.** A partir des données affichées ci-dessous, CALCULER en minute, le temps de vol restant ;  
détaillez votre calcul. ( voir page DT4 )



.....  
.....  
.....  
.....  
.....

**A.8.** La piste d'atterrissage possède l'identifiant « DSE » ; INDIQUEZ le code morse correspondant ; REPRESENTEZ le chronogramme correspondant à la transmission de deux mots « DSE » ; vous PRECISEREZ les caractéristiques temporelles ; vous REPRESENTEREZ un état haut pour un point ou un trait et un état bas pour les silences (espaces).

DSE :



**Partie B**

- On se propose d'étudier la chaîne de réception du signal d'alignement « localizer » et d'identification de piste « morse ».
- Documents ressources :
  - degré 2 de FP5 page DT24 et FP6 page DT25
  - schéma structurel page DT43
  - descriptif pages DT18 à DT21

**B. Etude du synthétiseur FP6 et second étage FP5:**

**Analyse de FP 5:** Recevoir les paramètres « cap-alignement » et « identifiant piste » - Localizer -

**B.1.** L'antenne « localizer » d'impédance  $Z_L = 50 \Omega$ , reçoit un signal de puissance  $P_L(\text{dBm}) = -99\text{dBm}$  à hauteur de la **balise OM** ; EXPRIMEZ, puis CALCULEZ la tension équivalente en  $\mu\text{V}$ .

On donne  $P_L(\text{dBm}) = 10 \log [ P_L / (1 \text{ mW}) ]$  avec  $P_L$  en  $\text{mW}$ .

.....

.....

.....

.....

.....

.....

**B.2.** Le signal reçu sur l'antenne « localizer » évolue en fonction des conditions atmosphériques mais surtout en fonction de la distance oblique DO séparant le « nez » de l'avion aux antennes « balises » émettrices des signaux ILS.

La dynamique de la puissance reçue atteint **+ 80dB** depuis le « marker » le plus éloigné, **OM**, jusqu'au « marker » le plus proche de l'émetteur, **IM**, près de la piste d'aéroport.

**B.2.1. COMPAREZ** ( > ou < ou = ? ) les puissances  $P_{om}$  et  $P_{im}$  reçues lorsque l'avion est respectivement : ( voir page DT13 )

au dessus de la balise de positionnement « OM marker » d'une part, et au dessus de la balise de positionnement « IM marker » d'autre part.

On admet que la puissance émise au niveau du sol est identique pour ces 2 balises.

**$P_{om}$  .....  $P_{im}$**

**B.2.2.** \_Sur la trajectoire d'un avion lors d'une approche avec le système ILS, **INDIQUEZ** où se situe la **puissance maximale** que reçoit le récepteur d'alignement ? au dessus de quel Marker ?

.....  
.....  
.....

**B.2.3.** CALCULEZ, en **dBm** puis en **mWatt**, la **puissance minimale  $P_{min}$**  que peut recevoir et traiter le récepteur d'alignement ? : ( assimilé à la sensibilité du récepteur )

.....  
.....

$P_{min} =$


.....  
.....  
.....

**B.2.4.** CALCULEZ, en **dBm** puis en **mWatt**, la **puissance maximale  $P_{max}$**  que peut recevoir le récepteur d'alignement ? : ( augmenté de la dynamique du signal reçu )

.....  
.....  
.....

$P_{max} =$

**B.3.** Le récepteur est accordé sur le **canal 11** ; l'aéronef est aligné sur la trajectoire de consigne ; de plus, il reçoit l'identifiant de la piste : REPRESENTEZ l'allure du spectre « Sd5 » du signal présent sur la sortie « d5 » de Fs 5-3 ; l'amplitude des raies ne sera pas analysée; seule la porteuse de l'identifiant sera prise en compte ; vous indiquerez les fréquences caractéristiques.



**B.4.** Pour la réception de la consigne **LOCALIZER** , on se propose de valider le choix de la **fréquence intermédiaire** du premier changement de fréquence de la chaîne de réception à double changement de fréquence ( soit 21,4 MHz pour la première et 168,5kHz pour la deuxième ).

- Le choix des fréquences intermédiaires doit permettre une réception des signaux ILS sans interférences avec les signaux de radiodiffusion FM ( bande 87,5 MHz à 107,5 MHz )
- Notons la première fréquence intermédiaire  $F_{int1}$  ( issue du filtre Fs 5-3 ) repérée « d<sub>5</sub> » sur le schéma fonctionnel page DT24.
- $F_{OL}$  la fréquence de l'oscillateur repérée « F » sur ce même schéma.  
( bande de l'oscillateur hétérodyne : 86,55 à 90,55 MHz pour le localizer )
- $F_{Recue}$  la fréquence du signal reçu sur l'entrée du récepteur Localizer signal repérée « A ».

On donne :  $F_{int1} = F_{Recue} - F_{OL}$

Dans un récepteur hétérodyne, on définit la fréquence image  $F_{image}$ , qui s'exprime par la relation :

$$F_{image} = F_{Recue} - 2 \cdot F_{int1}$$

Le récepteur doit rejeter cette fréquence image. De plus, la bande de fréquence image de notre récepteur ILS doit, notamment, exclure les fréquences de la bande de radiodiffusion des radios FM. Un signal de fréquence image en entrée du récepteur perturbe la réception des signaux utiles.

**B.4.1.**

Le récepteur étant accordé sur le **canal 11**, **CALCULEZ** la fréquence image (localizer):

$F_{\text{image11}} = \dots\dots\dots$

**B.4.2.**

En vous aidant du schéma structurel, page DT47, **MONTREZ** que cette fréquence image est rejetée par le récepteur :

.....  
 .....  
 .....

**B.4.3.**

**REPRESENTEZ** ci-dessous la bande de fréquences images  $B_{\text{imageLOC}}$  du « localizer » ( susceptible de brouiller le récepteur « localizer » ); **QUANTIFIEZ** les limites de cette bande :

