BEP Métiers de l'électronique EPREUVE EP3

SESSION 2003

ANALYSE DES STRUCTURES ELECTRONIQUES APPARTENANT A UN OBJET TECHNIQUE

Documents autorisés : Dossiers Technique et Constructeur PORTALP Calculatrice

Notes aux candidats:

- ☐ Toutes les réponses seront faites sur le sujet qui sera rendu en sa totalité.
- Le tout sera agrafé à la copie d'examen dûment renseignée et anonymée.
- ☐ Cette épreuve est basée sur l'analyse structurelle de la porte automatique.
- ☐ Les 7 parties sont indépendantes et peuvent être traitées dans n'importe quel ordre.

Barème indicatif :

1)	Etude d	le FS51 :
	1.1) 1.2)	/ 5,0 pts / 3,0 pts
2)	Etude d	e FS54 :
	2.1) 2.2) 2.3) 2.4) 2.5) 2.6) 2.7) 2.8.a) 2.8.b)	/ 1,5 pts
3)	Etude d	e FS62 :
	3.1.b) 3.2)	/ 3,0 pts / 2,0 pts / 4,0 pts
4)	Etude d	e FS64 :
	4.1) 4.2) 4.3) 4.4)	/ 1,0 pts / 2,0 pts / 1,0 pts / 2,0 pts

	4.5.a)/ 1,0 pts 4.5.b)/ 1,0 pts 4.5.c)/ 2,0 pts 4.6.a)/ 1,0 pts 4.6.b)/ 1,0 pts 4.6.c)/ 1,0 pts 4.6.d)/ 2,0 pts
5)	Analyse de FS71 :
	5.1)/ 6,0 pts 5.2.a)/ 3,0 pts 5.2.b)/ 2,0 pts
6)	Analyse de FS73 et FS74 :
	6.1)/ 1,0 pts 6.2)/ 1,0 pts 6.3.a)/ 2,5 pts 6.3.b)/ 2,5 pts 6.4)/ 1,0 pts 6.5)/ 1,0 pts 6.6)/ 2,5 pts 6.7)/ 2,0 pts
7)	Analyse de FSA2 :
	7.1)/ 1,0 pts 7.2.a)/ 2,0 pts 7.2.b)/ 2,0 pts 7.2.c)/ 1,5 pts


NOTE / 80

NOTE / 20

Groupement Académique EST SESSION 2003 BEP Métiers de l'électronique			SUJET Secteur A : Industriel

1- ETUDE DE FS51

Pour simplifier l'étude, nous ne tiendrons pas compte du condensateur C44. Le schéma à étudier est donc le suivant :



On supposera que l'A.I.L. est idéal.

On donne:

$$Ve+ = \frac{R146}{R146 + R145} \times UCONS + \frac{R145}{R145 + R146} \times 5$$

1.1 Montrer que:

$$UDIST = (1 + \frac{R148}{R147}) \times (\frac{1}{R145 + R146}) \times (R146 \times UCONS + R145 \times 5) - \frac{R148}{R147} \times UPOS$$

La méthode est laissée au choix, mais vous justifierez vos réponses en utilisant, par exemple les fonctions de transfert des montages fondamentaux à A.I.L. que vous aurez reconnus et nommés ou encore en utilisant la loi des mailles, la loi des nœuds, etc


Groupement Académique EST SESSION 2003			SUJET
BEP Métiers de l'électronique			Secteur A : Industriel
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 2 / 21

1.2 <u>Démontrer alors, par l'application numérique que la fonction de transfert de FS51 est vérifiée.</u>
compant A coddwin - FGT

Groupement Académique EST		SESSION 2003	SUJET
BEP Métiers de l'électronique			Secteur A : Industriel
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 3 / 21

2- ANALYSE DE FS54 (en régime établi).

SCHEMA STRUCTUREL DE FS54:



- L'A.I.L est alimenté en 0 et 11 V.
- On supposera que l'A.I.L. est idéal. (On rappelle cependant que l'A.I.L. utilisé ici est un LM339 à sortie collecteur ouvert).

2.1 Expliquer pourquoi l'A.I.L. fonctionne en régime saturé.	
2.2 Lorsque la sortie de l'A.I.L. est à l'état 0 (VSM = 0V), montrer que Ve+ = 2,5 V. Pocela, vous considérerez le schéma ci-dessous :	<u>our</u>
R53	
	••••
+ 5 V Ve+ R54	
	·
2.3 Lorsque la sortie de l'A.I.L. est à l'état 1 (VSM = 9,76V), montrer que Ve+ = 7,38 \ Pour cela, vous considérerez le schéma ci-dessous :	<u>/.</u>

+5 V	10 V	•	
Groupement Académique EST	'	SESSION 2003	SUJET
BEP Métiers de l'électronique		.	Secteur A : Industriel

Coefficient: 4

Page 4 / 21


Durée: 4 h

Epreuve écrite EP3

Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 5 / 21	
BEP Métiers de l'éle	ctronique	<u> </u>	Secteur A : Industriel	
Groupement Académi		SESSION 2003	SUJET	•••••
*******************	••••			
t _B =		•••••••••••••••••••••••••••••••••••••••		•••••
•••••••••••••••••••••••••••••••••••••••			***************************************	•••••
t _A =				
Uc(t): tension	aux bornes du condensat	eur à l'instant t.		
Uc _{initial} : tensior	n aux bornes du condensa e décharger).	ateur, au moment où il co	ommence à se charger	
se cha	maximale (respectivemen rger (respectivement se d	lécharger) entièrement.		vait
In : fonction log	garithme népérien	donne: $\tau_A = 30 \mu s$; $\tau_B =$		
Avec : t : instant t. τ : constante c	le temns			
	$\bigcup C_{jinal} - OC(1)$			
Formule: $t = \tau \times$	$ \ln \left(\frac{UC_{final} - UC_{initial}}{UC_{final} - UC(t)} \right) $			
2.7 <u>En utilisant</u> période des	la formule ci-dessous, s différents signaux.	calculer tA, tB et tC pu	<u>uis en déduire la valeur</u>	<u>de T,</u>
	ndre sous les chronogra		-	
<u>l'analyse di</u>	<u>u circuit dans chacun d</u>	e ces intervalles de te	mps (on les appellera τ	<u>Α. τ</u> Β
	l'expression littérale de		·	pour
<u>temps]0 ;t</u> <u>On travail e</u>	1[,]t1 ; t2[et]t2 ;t3[(R en régime établi et la co	<u>lépondre sous les chrondition initiale est UTF</u>	onogrammes, page 6). RI = 2,5 v	
tension TR	vert), et toujours dans o Let indiquer le comport	<u>tement du condensa</u> te	ur dans les intervalles d	<u>≀a</u> de
	<u> </u>		andra mana () ()	
2.4 <u>Tracer (en</u>	bleu), dans le même re + (voir page 6).	<u>père que VSM, la cou</u>	rbe représentative de la	1
••••••				
••••••	•••••••••••••••••••••••••••••••••••••••			
•••••••••••••••••••••••••••••••••••••••				•••••
***************************************		••••••		••••••

		• • • • • • • • • • • • • • • • • • • •		• • • • • • • • • • • • • • • • • • • •

CHRONOGRAMMES A TRACER (questions 2-4- et 2-5):



Groupement Académique EST SESSION 2003 BEP Métiers de l'électronique			SUJET Secteur A : Industriel

•••••••••••		
b) t2:		
••••••••		
TUDE DE EC	200	
TUDE DE F\$ 3.1 <u>A l'aide</u> 20/21 el	de la documentation technique du CD45 du schéma structurel de FS6.2 :	38 donnée page 18/21, 1
	tableau ci-dessous :	
N°broche	Tension appliquée (nom ou valeur)	Niveau logique
13		
12		
11		
de la table d	le mode de fonctionnement de U8 au sein de vérité correspondant au fonctionnement puent ainsi que le niveau actif de la sortie)	uis on explicitera le mode de

3.2 <u>Compléte</u> durée de	les chronogrammes de fonctionnement	page suivante sachant q
<u>durée de</u>	r les chronogrammes de fonctionnement l'impulsion calibrée de sortie est donnée	page suivante sachant q par : To = R68×C16
<u>durée de</u>	· les chronogrammes de fonctionnement l'impulsion calibrée de sortie est donnée	page suivante sachant q par : To = R68×C16
3.2 <u>Compléte</u> <u>durée de</u> Calcul de To :	· les chronogrammes de fonctionnement l'impulsion calibrée de sortie est donnée	page suivante sachant q par : To = R68×C16


Coefficient: 4

Page 7 / 21

Durée: 4 h

Epreuve écrite EP3

Chronogrammes de fonctionnement



4- ANALYSE DE FS64

Les questions 4.1, 4.2, 4.5 et 4.6 sont indépendantes.

4.1 <u>D'après la courbe de réponse en fréquence (gain) de ce filtre, page 21, indiquer s'il s'agit d'un filtre passe bande, coupe-bande, passe-bas ou passe-haut.</u>

4.2 <u>Déterminer graphiquement la valeur de la fréquence de coupure fc pour une atténuation de – 3 dB (on laissera les traits de lecture sur DR1, page 21).</u>

Groupement Académique EST SES		SESSION 2003	SUJET
BEP Métiers de l'électronique			Secteur A: Industriel
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 8 / 21

	4.3 <u>Indiquer la <i>valeur de la Bande Passant</i>e (BP) de ce filtre.</u>
	4.4 <u>Sur la représentation fréquentielle, repérer :</u> <u>a) la <i>bande passante.</i> b) la zone d'atténuation</u>
ļ	4.5 On <u>applique en entrée du filtre une différence de potentiels sinusoïdale d'ampl</u> maximale U _{IM(max)} = 5V. On relève en sortie du filtre une différence de potentiels sinusoïdale d'amplitude U _{IM1(max)} = 889mV.
	a) Calculer la valeur de l'amplification en tension Av.
	h) En dóduire la valour du Coin C
	b) En déduire la <i>valeur du Gain</i> G.
•	c) Quelle était la <i>fréquence f</i> du signal sinusoïdal d'entrée ?
4	4.6 On suppose U_{IM} de type sinusoïdal telle que : $\mathbf{u}_{\text{IM}}(t) = 10.\mathrm{Sin}(2.\pi.55000)$
s C	ruhaite déterminer la <i>valeur de l'amplitude maximale</i> U _{IM1(max)} du signal u _{IM1} (t) en so re, pour cela :
	a) Indiquer la valeur de la fréquence f de la différence de potentiels $u_{\text{IM}}(t)$

Groupement Académique	e EST	SESSION 2003	SUJET
BEP Métiers de l'électr	Secteur A : Industriel		
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 9 / 21

b) Determiner graphiquement <i>la valeur du Gain</i> G pour cette fréquence
c) En déduire la valeur de <i>l'amplification en tension</i> Av :
On rappelle que : $G = 20 \times Log(A_V)$ avec $A_V = \frac{U_{IM1(max)}}{U_{IM(max)}} = 10^{\left(\frac{G}{20}\right)}$
d) En déduire la valeur de <i>l'amplitude maximale</i> $U_{IM1(max)}$ du signal $u_{IM1}(t)$ en sortie du filtre :

5- ANALYSE DE FS71

5.1 Etude du comparateur à fenêtre (R75 à R77 et U21) :

On appellera:

 V_{1M} : la ddp entre la sortie 1 de U21 et la masse. V_{14M} : la ddp entre la sortie 14 de U21 et la masse.

- Les Al.L. sont supposés idéaux.
- Ils sont alimentés en 0V et 11V.

Compléter le tableau ci-dessous :

UVIT	V _{14M} (en V)	Justification de la valeur de V _{14M}	V _{1M} (en V)	Justification de la valeur de V _{1M}
UVIT < 4,95 V				
4,95V <uvit 5,05v<="" <="" td=""><td></td><td></td><td></td><td></td></uvit>				
UVIT > 5,05 V				

Groupement Académique EST SESSION 2003 BEP Métiers de l'électronique			SUJET
			Secteur A : Industriel
Epreuve écrite EP3 Durée : 4 h		Coefficient: 4	Page 10 / 21

5.2 Etude de la structure constituée de R73, D40 et D45 :

		11 R	
	D40	\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	***************************************
V_{1M} V_{14M}	D45		UVIT _F
	0	\mathbf{v}	

Pour cette étude, on tiendra compte de la tension de seuil des deux diodes :

$$VF = 0.7 v$$

a) Compléter le tableau ci dessous :

V _{1M}	V _{14M}	Etat de D40	Etat de D45	UVIT _F (V)
0 V	0 V			
0 V	11 V			
11 V	0 V		7	
11 V	11 V			

b)	Indiquer la fonction logique réalisée par cette structure, sachant qu'une tension
	de 0V environ correspond à un état logique 0 et une tension de 11V environ
	correspond à un état logique 1.


6- ANALYSE DE FS73 et FS74

6.1 <u>Définir la phase de fonctionnement de la porte lorsque le signal OUV = 0 puis</u> <u>lorsque le signal OUV = 1.</u>

Groupement Académique EST		SESSION 2003	SUJET	
BEP Métiers de l'électronique			Secteur A : Industriel	
Epreuve écrite EP3 Durée : 4 h		Coefficient: 4	Page 11 / 21	


			rôle de	
	•••••••••••••••••••••••••••••••••••••••	•••••••••••••••••••••••••••••••••••••••	······································	
		•	••••••	
••	***************************************	•••••	•••••	
	*************************************	•••••••••••••	••••••	••••••
***************************************	*******************	••••••••••	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
***************************************	***********************			
On considère le	s entrées OBS	Γ, FCYOUV et O	 UV, et d	<u>e la</u> sortie Q(1) de U6 (v
chéma structure	<u>l):</u>			
l'aide de la doc	umentation pag	e 16 et 17/21, co	mpléter	la table de fonctionnem
uivante avec les	termes : Etat (), Etat 1, Mémor	isation.	
FCYOUV	OBST	ŌŪV	O (1	n l
0	₹	0		
0	<u> </u>	0		
0		1		
0	<u>_</u>	1		
1	<u> </u>	1		
La dio	de D37 et la rési	stance R61 ne se	eront pas	prises en compte.
diquer la réactio	n de la norte lo	rsaue INH3 pass	a à O	
diquer la réactio	n de la porte lo	rsque INH3 pass	e à 0.	
diquer la réactio	n de la porte lo	rsque INH3 pass	e à 0.	
diquer la réactio	n de la porte lo	rsque INH3 pass	e à 0.	
diquer la réactio	n de la porte lo	rsque INH3 pass	<u>e à 0.</u>	
diquer la réactio	n de la porte lo	rsque INH3 pass	<u>e à 0.</u>	
diquer la réactio				SILIET
	Γ	session 2		SUJET Secteur A : Industriel
	riaide de la docuivante avec les FCYOUV 0 0 0 1 Notes La dioc	l'aide de la documentation paguivante avec les termes : Etat (FCYOUV OBST 0 0 1 0 1 A A A A A A A A A A A A	l'aide de la documentation page 16 et 17/21, convante avec les termes : Etat 0, Etat 1, Mémor PCYOUV OBST OUV 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	l'aide de la documentation page 16 et 17/21, compléter vivante avec les termes : Etat 0, Etat 1, Mémorisation. FCYOUV OBST OUV Q(1

Chronogrammes: Phase d'ouverture



Groupement Académique EST		SESSION 2003	SUJET
BEP Métiers de l'électronique			Secteur A : Industriel
Epreuve écrite EP3 Durée : 4 h		Coefficient: 4	Page 13 / 21

Chronogrammes: Phase de fermeture




Temps de propagation de la porte logique NAND U5 (pendant ce temps, le signal conserve son état précédent).

6.7 Comparer le changement d'état de INH3 (passage de l'état 1 à l'état 0), dans les deux
cas traités précédemment (phase d'ouverture et de fermeture).

Groupement Académique	SUJET		
BEP Métiers de l'électronique			Secteur A : Industriel
Epreuve écrite EP3 Durée : 4 h		Coefficient: 4	Page 14 / 21

7- ANALYSE DE FSA2

La diode D26 est supposée bloquée. Le schéma structurel peut être représenté ainsi :



On donne:

- V_{BEsat} = 0,7 V
- V_{CEsat} = 0,4 V
- $\beta = 75$
- V_{LED} = 1,6 V (ddp aux bornes de la LED BAT, lorsqu'elle est allumée)
- VD = 0,7 V (ddp aux bornes de D25, lorsqu'elle conduit).

7.1 Analyse qualitative : compléter le tableau décrivant le fonctionnement de cette structure.

	Etat de T14 (bloqué /saturé)	Etat de la LED BAT (éteinte/allumée)
+ BAT = 0 V		
+ BAT = 11 V		

7.2 Analyse quantitative : On suppose que le transistor T14 saturé et que +BAT = 9V
a) Calculer IB, intensité du courant circulant dans la base de T14.
b) Coloulor IC intensité du couvert simulant deux la
b) Calculer IC, intensité du courant circulant dans le collecteur de T14.
c) Vérifier que le transistor T14 est bien saturé.

Groupement Académique EST SESSION 2003		SUJET	
BEP Métiers de l'électronique			Secteur A : Industriel
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 15 / 21

MC14013B

Dual Type D Flip-Flop

The MC14013B dual type D flip—flop is constructed with MOS P—channel and N—channel enhancement mode devices in a single monolithic structure. Each flip—flop has independent Data, (D), Direct Set, (S), Direct Reset, (R), and Clock (C) inputs and complementary outputs (Q and \overline{Q}). These devices may be used as shift register elements or as type T flip—flops for counter and toggle applications.

- Static Operation
- · Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Logic Edge—Clocked Flip—Flop Design
 Logic state is retained indefinitely with clock level either high or low; information is transferred to the output only on the positive—going edge of the clock pulse
- Capable of Driving Two Low–power TTL Loads or One Low–power Schottky TTL Load Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4013B

MAXIMUM RATINGS* (Voltages Referenced to VSS)

Symbol	Parameter	Value	Unit
V _{DD}	DC Supply Voltage	-0.5 to + 18.0	V
V _{in} , V _{out}	Input or Output Voltage (DC or Transient)	-0.5 to V _{DD} + 0.5	V
lin, lout	Input or Output Current (DC or Transient), per Pin	± 10	mΑ
PD	Power Dissipation, per Package†	500	mW
T _{stg} Storage Temperature		- 65 to + 150	°C
TL	Lead Temperature (8-Second Soldering)	260	°C

^{*} Maximum Ratings are those values beyond which damage to the device may occur. †Temperature Derating:

Plastic "P and D/DW" Packages: - 7.0 mW/°C From 65°C To 125°C Ceramic "L" Packages: - 12 mW/°C From 100°C To 125°C

TRUTH TABLE

Inputs			Out	puts	
Clock†	Data	Reset	Set	Q	Q
<i>_</i>	0	0	0	0	1
7	1	0	0	1	0
7	Х	0	0	Q	₫
Х	X	1	0	0	1
Х	Х	0	1	1	0
X	Х	1	1	1	1

X = Don't Care † = Level Change



L SUFFIX CERAMIC CASE 632



P SUFFIX PLASTIC CASE 646




D SUFFIX SOIC CASE 751A

ORDERING INFORMATION

MC14XXXBCP Plastic
MC14XXXBCL Ceramic
MC14XXXBD SOIC

TA = -55° to 125°C for all packages.



Groupement Académique EST SESSION 2003		SUJET	
BEP Métiers de l'électronique			Secteur A : Industriel
Epreuve écrite EP3 Durée : 4 h Coefficient : 4		Page 16 / 21	

No

Change

MC14013B




Figure 1. Dynamic Signal Waveforms (Data, Clock, and Output)






Figure 2. Dynamic Signal Waveforms (Set, Reset, Clock, and Output)

TYPICAL APPLICATIONS


n-STAGE SHIFT REGISTER



BINARY RIPPLE UP-COUNTER (Divide-by-2n)



MODIFIED RING COUNTER (Divide-by-(n+1))



Groupement Académique	SUJET		
BEP Métiers de l'électronique			Secteur A : Industriel
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 17 / 21

HEF4538B

DUAL PRECISION MONOSTABLE MULTIVIBRATOR

The HEF4538B is a dual retriggerable-resettable monostable multivibrator. Each multivibrator has an active LOW trigger/retrigger input (I_0), an active HIGH trigger/retrigger input (I_1), an overriding active LOW direct reset input (C_0), an output (O) and its complement (Ö), and two pins (C_{TC} , RC_{TC}) for connecting the external timing components C_t and R_t . Typical pulse width variation over temperature range is \pm 0,2%.

The HEF45388 may be triggered by either the positive or the negative edges of the input pulse and will produce an accurate output pulse with a pulse width range of 10 μ s to infinity. The duration and accuracy of the output pulse are determined by the external timing components C_t and R_t . The output pulse width (T) is equal to $R_t \times C_t$. The linear design techniques in LOCMOS guarantee precise control of the output pulse width.

A LOW level at Cn terminates the output pulse immediately.

Schmitt-trigger action in the trigger inputs makes the circuit highly tolerant to slower rise and fall times.




Fig. 1 Functional diagram.



Fig. 2 Pinning diagram.

HEF4538BP(N): 16-lead DIL; plastic (SOT38-1) HEF4538BD(F): 16-lead DIL; ceramic (cerdip) (SOT74) HEF4538BT(D): 16-lead SO; plastic (SOT109-1)

(): Package Designator North America

PINNING

IOA, IOB input (HIGH to LOW triggered)

I1A, I1B input (LOW to HIGH triggered)

CDA, CDB direct reset input (active LOW)

OA, OB output

OA, OB complementary output (active LOW)

CTC A, CTC B external capacitor connections*

RCTC A, external capacitor/

RCTCB resistor connections
* Always connected to ground.

FAMILY DATA; IDD LIMITS category MSI: see Family specifications.

Groupement Académique EST SESSION 2003		SUJET	
BEP Métiers de l'électronique			Secteur A : Industriel
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 18 / 21

HEF4538B

FUNCTION TABLE

inputș			outputs	
10	l ₁	ŪD	0	ō
X H	L ∫ X	##J	II.	ከህዝ

H = HIGH state (the more positive voltage)

L = LOW state (the less positive voltage)
X = state is immaterial

/ = positive-going transition
\ = negative-going transition

Π = positive output pulse

U = negative output pulse




Fig. 4 Connection of the external timing components R_t and C_t .

D.C. CHARACTERISTICS

V_{SS} = 0 V

	V _{DD}	symbol	T _{amb} (°C)			
			-40 typ. max.	+ 25 typ. max.	+ 85 typ. max.	
Supply current active state (see note)	5 10 15	l _D		55 150 220		μΑ μΑ μΑ
Input leakage current (pins 2 and 14)	15	± I _{IN}		300	1000	nA

Note

Only one monostable is switching: current present during output pulse (output O is HIGH).

Groupement Académique	EST	SESSION 2003	SUJET	
BEP Métiers de l'électr	Secteur A : Industriel			
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 19 / 21	

HEF4538B





Fig. 6 Timing diagram.

(pulse lengthening).

Groupement Académique	EST	SESSION 2003	SUJET	
BEP Métiers de l'électr	Secteur A : Industriel			
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 20 / 21	



Groupement Académiqu	ie EST	SESSION 2003	SUJET	
BEP Métiers de l'élect	Secteur A : Industriel			
Epreuve écrite EP3	Durée : 4 h	Coefficient: 4	Page 21 / 21	